Forschung – Bitratenflexibler Abtast-Entzerrer in 130 nm CMOS


Filterkonzept und Chip

7 Gbit/s über 173 cm
lange Leitung auf PCB

10 Gbit/s über 90 cm
lange Leitung auf PCB
Hier wird ein bitratenflexibler Empfangs-Entzerrer für Datenraten bis 10 Gbit/s vorgestellt, welcher mit zeitdiskreten analogen Abtastwerten des Eingangssignals arbeitet. Der Entzerrer kombiniert ein dreistufiges zeitdiskretes FIR-Filter mit einem entscheidungsrückgekoppelten Entzerrer mit zwei Rückführungen. Das FIR-Filter arbeitet mit analogen Folge-Halte-Gliedern, um eine volle Bitratenflexibilität zu erreichen. Im gesamten Filter kommt eine Halbratensignalverarbeitung zum Einsatz, um die Realisierung aller Schaltungsblöcke ohne Spiralinduktivitäten zu ermöglichen. Der realisierte Entzerrer ist kompakt, verbraucht wenig Strom und weist eine geringe Latenzzeit auf, so dass er in mehrfachparallelen Verbindungen, wie zum Beispiel dem Speicherbus, zum Einsatz kommen kann.
EEEfCOM Innovationspreis 2006
1. Platz in der Kategorie Universitäten:
M. Grözing, B. Philipp, M. Neher, M. Berroth
Bitratenflexibler Abtastentzerrer in CMOS-Technologie
Veröffentlichung
This material is presented to ensure timely dissemination of scholarly and technical work. Copyright and all rights therein are retained by authors or by other copyright holders. All persons copying this information are expected to adhere to the terms and constraints invoked by each author's copyright. In most cases, these works may not be reposted without the explicit permission of the copyright holder.
M. Grözing, B. Philipp, M. Neher, M. Berroth
Sampling Receive Equalizer with Bit-Rate Flexible Operation up to 10 Gbit/s
European Solid-State Circuits Conference (ESSCIRC) 2006, pp. 516-519, Montreux, Switzerland, September 19-21, 2006.

