Forschung – Sehr schnelle Analog-Digital Wandler für die optische Datenübertragung
Das Datenaufkommen im Internet steigt bedingt durch Tauschbörsen, Videostreaming sowie IP-TV stetig an. Um der Nachfrage nach Bandbreite gerecht zu werden reicht es nicht aus nur die Übertragungsrate für den heimischen Internetanschluss zu erhöhen. Es werden sehr schnelle Weitverkehrsnetze benötigt um die weltweit verteilten Server und Rechner miteinander zu vernetzen.
Die Weitverkehrsnetze bestehen aus einem Glasfasernetz in welchem die digitalen Daten durch einfaches Ein- und Ausschalten (On-Off Keying) eines Laserstrahls übertragen werden. Hierbei entsprechen das Ausschalten des Lichtes einer logischen Null und das Einschalten einer logischen Eins.
Eine Möglichkeit die Übertragungsrate zu steigern ist das Laserlicht schneller zu schalten. Hierbei kommt es auf Grund der physikalischen Eigenschaften der Glasfaser zu Verzerrungen, die es zu kompensieren gilt. Dies kann kostengünstig durch eine elektronische Schaltung erfolgen.
Damit dies funktioniert wird am Empfänger, nach der Wandlung des optischen Signals in ein elektrisches Signal, das Empfangssignal durch einen A/D-Wandler mit einer Auflösung im Bereich von 3 bit abgetastet. Dadurch werden zusätzliche Informationen über den Verlauf des Empfangssignals gewonnen. Diese werden dann von der elektronischen Entzerrung dafür verwendet das ursprüngliche digitale Signal zu errechnen.
Abb. 1: Blockschaltbild des 3 bit ADCs
Abbildung 1 zeigt das Blockschaltbild eines am Institut entwickelten 3 bit A/D-Wandlers [1,2]. Der Wandler hat eine maximale Samplingrate von 36 GS/s und eine effektive Auflösung von über 2 bit im gesamten Nyquistband. Der Wandler wurde in einer 65 nm CMOS Technologie entworfen und lässt sich damit sehr leicht mit einem elektronischen Entzerrer auf einem Chip integrieren.
Die Grundarchitektur des Wandlers ist ein vierfach parallelisierter Direktwandler (engl. Flash ADC). Das analoge Eingangssignal wird zeitverschachtelt durch vier einzelne 3 bit Wandler abgetastet, dadurch können die Einzelwandler mit einem Viertel der Gesamtwandlungsrate betrieben werden.
Jeder Wandler besteht aus einem Abtast-Halte-Glied, einem Quantisierer, einem Entscheider Block und einem Binärkodierer. Nach der Wandlung werden die vier Kanäle auf einen gemeinsamen Ausgangstakt synchronisiert.
Abb. 2: ADC Chip gebondet auf HF Substrat
Für die Messung und Charakterisierung wurde der Wandler auf ein Hochfrequenzsubstrat montiert. Abbildung 2 zeigt den gebondeten ADC Chip auf Taconic RF-60A Substrat.
Die hohe Datenrate macht die Vermessung des Wandlers sehr aufwendig, da die Daten in Echtzeit aufgezeichnet werden müssen. Um die Vermessung zu ermöglichen musste eine FPGA-basierte Messumgebung entwickelt werden [3]. Zum Einsatz kommt ein FPGA-Board der Firma Xilinx, dieses ist mit einem FPGA der Virtex4 Serie bestückt. Für die schnelle Datenübertragung besitzt das Board 20 sogenannte RocketIO Schnittstellen die eine Datenrate von bis zu 6,5 Gbit/s ermöglichen.
Mit einer effektiven Chipfläche von 0,16 µm2 ist der 3 bit Wandler der weltweit kleinste Analog-Digital Wandler mit einer derart hohen Abtastrate. Dies ermöglicht die kostengünstige Realisierung eines digitalen Entzerrers für die optische Datenübertragung auf einem CMOS Chip.
Die Weitverkehrsnetze bestehen aus einem Glasfasernetz in welchem die digitalen Daten durch einfaches Ein- und Ausschalten (On-Off Keying) eines Laserstrahls übertragen werden. Hierbei entsprechen das Ausschalten des Lichtes einer logischen Null und das Einschalten einer logischen Eins.
Eine Möglichkeit die Übertragungsrate zu steigern ist das Laserlicht schneller zu schalten. Hierbei kommt es auf Grund der physikalischen Eigenschaften der Glasfaser zu Verzerrungen, die es zu kompensieren gilt. Dies kann kostengünstig durch eine elektronische Schaltung erfolgen.
Damit dies funktioniert wird am Empfänger, nach der Wandlung des optischen Signals in ein elektrisches Signal, das Empfangssignal durch einen A/D-Wandler mit einer Auflösung im Bereich von 3 bit abgetastet. Dadurch werden zusätzliche Informationen über den Verlauf des Empfangssignals gewonnen. Diese werden dann von der elektronischen Entzerrung dafür verwendet das ursprüngliche digitale Signal zu errechnen.
Abb. 1: Blockschaltbild des 3 bit ADCs
Die Grundarchitektur des Wandlers ist ein vierfach parallelisierter Direktwandler (engl. Flash ADC). Das analoge Eingangssignal wird zeitverschachtelt durch vier einzelne 3 bit Wandler abgetastet, dadurch können die Einzelwandler mit einem Viertel der Gesamtwandlungsrate betrieben werden.
Jeder Wandler besteht aus einem Abtast-Halte-Glied, einem Quantisierer, einem Entscheider Block und einem Binärkodierer. Nach der Wandlung werden die vier Kanäle auf einen gemeinsamen Ausgangstakt synchronisiert.
Abb. 2: ADC Chip gebondet auf HF Substrat
Die hohe Datenrate macht die Vermessung des Wandlers sehr aufwendig, da die Daten in Echtzeit aufgezeichnet werden müssen. Um die Vermessung zu ermöglichen musste eine FPGA-basierte Messumgebung entwickelt werden [3]. Zum Einsatz kommt ein FPGA-Board der Firma Xilinx, dieses ist mit einem FPGA der Virtex4 Serie bestückt. Für die schnelle Datenübertragung besitzt das Board 20 sogenannte RocketIO Schnittstellen die eine Datenrate von bis zu 6,5 Gbit/s ermöglichen.
Mit einer effektiven Chipfläche von 0,16 µm2 ist der 3 bit Wandler der weltweit kleinste Analog-Digital Wandler mit einer derart hohen Abtastrate. Dies ermöglicht die kostengünstige Realisierung eines digitalen Entzerrers für die optische Datenübertragung auf einem CMOS Chip.